4/PD

日本国特許只 PATENT OFFICE JAPANESE GOVERNMENT

11040 U.S. PTO 09/834075

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 4月12日

出 願 番 号 Application Number:

特願2000-110139

ソニー株式会社

2001年 3月 2日

特許庁長官 Commissioner, Patent Office





【書類名】

特許願

【整理番号】

9900969801

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/10

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

田中 均洋

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100086298

【弁理士】

【氏名又は名称】

船橋 國則

【電話番号】

046-228-9850

【手数料の表示】

【予納台帳番号】

007364

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9904452

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置

【特許請求の範囲】

【請求項1】 強誘電体薄膜を用いたキャパシタを備えた不揮発性半導体記憶装置において、

前記キャパシタへの印加電圧としてみたとき、前記不揮発性半導体記憶装置の 動作保証限界温度における見かけの抗電界値は、所定温度での抗電界値における 前記不揮発性半導体記憶装置の設計裕度の範囲内にある

ことを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記キャパシタへの印加電圧としてみたとき、見かけの抗電界の温度変化率は、前記不揮発性半導体記憶装置の動作保証温度の範囲において 0.3%/℃以下である

ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】 前記強誘電体薄膜は、

強誘電体−常誘電体相転移点が800℃以上の金属酸化物からなる

ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項4】 前記強誘電体-常誘電体相転移点が800℃以上の金属酸化物は、

層状構造を有する金属酸化物もしくは S r $_2$ N b $_2$ O $_7$ 構造を有する金属酸化物からなる

ことを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項5】 前記キャパシタは、

前記不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘 電率が減少する温度依存性を有する誘電体薄膜を備えた誘電体キャパシタと、

強誘電体薄膜を備えた強誘電体キャパシタと

が直列に接続された複合キャパシタからなる

ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項6】 前記複合キャパシタは、

前記不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘

電率が減少する温度依存性を有する誘電体薄膜と、

前記動作保証温度範囲において強誘電性を示す強誘電体薄膜とが、

前記誘電体薄膜と前記強誘電体薄膜との間に挟まれた導電性薄膜と

によって複合化された強誘電性を示す複合薄膜を備えたものからなる

ことを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項7】 前記不揮発性半導体記憶装置の動作保証温度範囲において温度 度上昇とともに誘電率が減少する温度依存性を有する誘電体薄膜は、

緩和型強誘電性薄膜からなる

ことを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項8】 前記不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘電率が減少する温度依存性を有する誘電体薄膜は、

緩和型強誘電性薄膜からなる

ことを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項9】 前記緩和型強誘電性薄膜は、

ペロブスカイト構造を有する金属酸化物からなる

ことを特徴とする請求項7記載の不揮発性半導体記憶装置。

【請求項10】 前記緩和型強誘電性薄膜は、

ペロブスカイト構造を有する金属酸化物からなる

ことを特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項11】 前記強誘電体薄膜は、

Pb(Zr $_{x}$ Ti $_{1-y}$)O $_{3}$ 、(ただし0. $1 \le x \le 0$. 8)で表されるPZT、

またはPZTにLaもしくはNbを添加したもの、

またはPZTのPbの一部をLaに、もしくは(Zr, Ti)の一部をNbに 置換したもの

からなることを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項12】 前記強誘電体薄膜は、

Pb (Zr_x Ti_{1-y}) O_3 、 (ただし0. $1 \le x \le 0$. 8) で表されるPZ T、

またはPZTにLaもしくはNbを添加したもの、

またはPZTのPbの一部をLaに、もしくは(Zr, Ti)の一部をNbに 置換したもの

からなることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項13】 前記強誘電体薄膜は、

 $Sr_{1-x}Bi_{2+x}Ta_2O_9$ (ただし0.01 $\le x \le 0$.3) または $Sr_{1-x}Bi_{2+x}Nb_2O_9$ (ただし0.01 $\le x \le 0$.3) または $Sr_{1-x}Bi_{2+x}$ ($Ta_{1-y}Nb_y$) O_9 (ただし0.01 $\le x \le 0$.3) 、0.1 $\le y \le 0$.5)

からなることを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項14】 前記強誘電体薄膜は、

 $Sr_{1-x}Bi_{2+x}Ta_2O_9$ (ただし0.01 \le x \le 0.3) または $Sr_{1-x}Bi_{2+x}Nb_2O_9$ (ただし0.01 \le x \le 0.3) または $Sr_{1-x}Bi_{2+x}$ ($Ta_{1-y}Nb_y$) O_9 (ただし0.01 \le x \le 0.3 、0.1 \le y \le 0.5)

からなることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項15】 前記複合キャパシタの前記誘電体キャパシタと前記強誘電体キャパシタとの接続は、

金属もしくは導電性金属酸化物からなる、

ことを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項16】 前記キャパシタは、

前記不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘 電率が減少する温度依存性を有する誘電体薄膜と、

前記動作保証温度範囲において強誘電性を示す強誘電体薄膜と

が積層されてなる強誘電性を示す薄膜からなる

ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項17】 前記不揮発性半導体記憶装置の動作保証温度範囲において 温度上昇とともに誘電率が減少する温度依存性を有する誘電体薄膜は、

緩和型強誘電性薄膜からなる

ことを特徴とする請求項16記載の不揮発性半導体記憶装置。

【請求項18】 前記緩和型強誘電性薄膜は、

ペロブスカイト構造を有する金属酸化物からなる

ことを特徴とする請求項17記載の不揮発性半導体記憶装置。

【請求項19】 前記強誘電体薄膜は、

Pb ($Zr_x Ti_{1-y}$) O_3 、(ただし0. $1 \le x \le 0$. 8)で表されるPZ T、

またはPZTにLaもしくはNbを添加したもの、

またはPZTのPbの一部をLaに、もしくは(Zr, Ti)の一部をNbに 置換したもの

からなることを特徴とする請求項16記載の不揮発性半導体記憶装置。

【請求項20】 前記強誘電体薄膜は、

 $Sr_{1-x}Bi_{2+x}Ta_2O_9$ (ただし0.01 $\le x \le 0$.3) または $Sr_{1-x}Bi_{2+x}Nb_2O_9$ (ただし0.01 $\le x \le 0$.3) または $Sr_{1-x}Bi_{2+x}$ ($Ta_{1-y}Nb_y$) O_9 (ただし0.01 $\le x \le 0$.3) , 0.1 $\le y \le 0$.5)

からなることを特徴とする請求項16記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、不揮発性半導体記憶装置に関し、詳しくは強誘電体薄膜を用いた不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】

半導体記憶素子に強誘電体薄膜を用いて高集積な不揮発性記憶装置を構成した ものが種々提案されている。これらの不揮発性記憶装置を設計もしくは製造する 際には、強誘電体薄膜の残留自発分極値、抗電界の動作保証温度内での変化量が 、設計の余裕を決定するときの目安の一つとなっている。

[0003]

【発明が解決しようとする課題】

<u>しかしながら、設計余裕を確保することが、デバイス設計の自由度に制限をも</u> たらしており、高集積メモリデバイスを実現する一つの障害となっている。

[0004]

【課題を解決するための手段】

本発明は、上記課題を解決するためになされた不揮発性半導体記憶装置である

[0005]

本発明の不揮発性半導体記憶装置は、強誘電体薄膜を用いたキャパシタを備えた不揮発性半導体記憶装置において、キャパシタへの印加電圧としてみたとき、不揮発性半導体記憶装置の動作保証限界温度における見かけの抗電界値は、所定温度での抗電界値における不揮発性半導体記憶装置の設計裕度の範囲内にあるものである。

[0006]

例えば、前記キャパシタへの印加電圧としてみたとき、見かけの抗電界の温度変化率は、前記不揮発性半導体記憶装置の動作保証温度の範囲において 0.3% / ℃以下となっているものである。また、キャパシタの構造を、不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘電率が減少する温度依存性を有する誘電体薄膜を備えた誘電体キャパシタと、強誘電体薄膜を備えた強誘電体キャパシタとが直列に接続された複合キャパシタ構造とすることによって、抗電界に係わる設計裕度を下げたものである。

[0007]

上記不揮発性半導体記憶装置では、動作保証温度内での抗電界の変化を最小限 に抑えるため、強誘電体薄膜を用いた高集積不揮発性記憶素子の設計裕度が小さ くなり、高集積、強誘電体不揮発性記憶装置が実現される。

[0008]

 には約800℃以上である必要がある。このことから、強誘電体薄膜の材料を選択すると、LiNbO $_3$ (Tc=1483K)、 Sr_2 Nb $_2$ O $_7$ 構造を持つ、La $_2$ Ti $_2$ O $_7$ (Tc=1773K)、Nd $_2$ Ti $_2$ O $_7$ (Tc=1773K)、 Sr_2 Nb $_2$ O $_7$ (Tc=1615K)、層状構造を持つ、Bi $_2$ WO $_6$ (Tc=1208K)、Bi $_3$ TiNbO $_9$ (Tc=1213K)、Bi $_3$ TiTaO $_9$ (Tc=1143K)などが候補となる。

[0009]

また、上記不揮発性半導体記憶装置では、キャパシタを複合キャパシタ構造とすることによって、抗電界に係わる設計の裕度が下がる。このことによって、強誘電体を用いた高集積不揮発性記憶素子の設計裕度が小さくなり、高集積、強誘電体不揮発性記憶装置が実現される。

[0010]

上記複合キャパシタは、例えば、強誘電体キャパシタと、材料温度の上昇にと もなって誘電率が減少する傾向を有する誘電率の温度依存性持つ誘電体薄膜を用 いたキャパシタ(補償キャパシタ)とを直列に接続したものである。この複合キ ャパシタでは、キャパシタ温度の上昇とともに強誘電体キャパシタに印加される 電圧を減少させることによって、抗電界の温度依存性が補償される。

[0011]

[0012]

そして、複合キャパシタに印加された電圧は、強誘電体キャパシタと補償キャパシタとに分配される。補償キャパシタに分配される電圧は、補償を効果的に行

うことと、必要以上の電圧を配分しないので、デバイスの動作電圧を抑制することとのバランスによって決まる。

[0013]

例えば、強誘電体キャパシタとしてSBT薄膜を用いる場合には、補償キャパシタが強誘電体キャパシタと同様の形状を持つとすると、補償キャパシタに係る電圧がSBTのそれの0.5程度であるためには、誘電率は500程度以上が必要である。また、例えば、強誘電体キャパシタとしてPZT薄膜を用いる場合には、さらに高い誘電率をもつ材料を補償キャパシタの薄膜材料として用いることが望ましい。

[0014]

【発明の実施の形態】

抗電界の動作保証温度内での変化を最小限に抑えるように、強誘電体薄膜の材料を選択することによって、強誘電体薄膜を用いた高集積不揮発性記憶素子の設計裕度を小さくして、高集積、強誘電体不揮発性記憶装置を実現する。

[0015]

本発明の不揮発性半導体記憶装置に係る第1の実施の形態を、図1の概略構成 断面図によって説明する。

[0016]

図1に示すように、半導体基板(例えばp型シリコン基板)11上には素子形成領域を分離する素子分離酸化膜12が形成されている。上記半導体基板11の素子形成領域には、例えば厚さが1.5 nmの酸化シリコン膜と例えば厚さが2nmの窒化シリコン膜からなるゲート絶縁膜13が形成されている。

[0017]

上記ゲート絶縁膜13上にはゲート電極14が形成されている。さらにゲート電極14の一方側の半導体基板11にはソース領域15が形成され、他方側の半導体基板11にはドレイン領域16が形成されている。このように、トランジスタTrが構成されている。

[0018]

上記半導体基板11上にはトランジスタTrを覆う第1の層間絶縁膜17が例

えば酸化シリコン膜を700nmの厚さに堆積して形成されている。この第1の 層間絶縁膜17には、ドレイン領域16に通じるコンタクトホール18およびこ のコンタクトホール18に連続する接続パターン溝19が形成されている。この コンタクトホール18内にはポリシリコンからなるプラグ20が形成され、接続 パターン溝19内にはポリシリコンからなる導電性パターン21が形成されてい る。なお、図面に示すように、上記導電性パターン21の上層部にはシリサイド 層41が形成されていてもよい。

[0019]

上記第1の層間絶縁膜17上には、上記導電性パターン21に接続するバリア層22が形成されている。このバリア層22は、一例として、20nmの厚さに成膜したチタン(Ti)膜とその上に50nmの厚さに成膜した窒化チタン(TiN)薄膜とからなる。

[0020]

上記バリア層 22 上には、白金薄膜からなる下部電極 31 が、例えば 200 n mの厚さに形成されている。また上記下部電極 31 上には、例えば膜厚が 80 n m \sim 120 n m の B i $_3$ T i T a O_9 薄膜からなる強誘電体薄膜 24 が形成されている。さらに上記強誘電体薄膜 24 上には、白金薄膜からなる上部電極 32 が形成されている。上記のごとくに、キャパシタ 30 は、下部電極 31、強誘電体薄膜 24 および上部電極 32 で構成されている。

[0021]

上記強誘電体薄膜 24 は、強誘電体 - 常誘電体相転移点が 800 \mathbb{C} 以上の金属酸化物として、層状構造を有する金属酸化物もしくは Sr_2 Nb_2 O_7 構造を有する金属酸化物であれば、 Bi_3 Ti Ta O_9 に限定されない。

[0022]

さらに上記キャパシタ30を覆う状態に、酸化シリコン膜を例えば200nmの厚さに堆積した第2の層間絶縁膜35が形成されている。この第2の層間絶縁膜35には、上部電極32に達する接続孔36が形成されている。上記第2の層間絶縁膜35上には、接続孔36を通じて上部電極32に接続する配線37が形成されている。上記第2の層間絶縁膜35上には配線37を覆う保護膜38が形

成され、その保護膜38にはパッド(図示せず)が形成されている。

[002-3]

通常、強誘電体の抗電界は、試料の温度T、強誘電相転移温度T c、とすると、(T-Tc)の1.5乗に比例して減少する。したがって、例えば、室温から 80 Cまでの温度上昇にともなう抗電界の変化を10 %以内に抑えるためには、 Tc は約 80 C 以上である必要がある。このことから、強誘電体材料を選択すると、LiNbO3 (Tc=1483K)、 Sr_2 Nb $_2$ O7 構造を持つ、La 2 Ti $_2$ O7 (Tc=1773K)、 Nd_2 Ti $_2$ O7 (Tc=1773K)、 Sr_2 Nb $_2$ O7 (Tc=1615K)、層状構造を持つ、 Bi_2 WO6 (Tc=1208K)、 Bi_3 TiNbO9 (Tc=1213K)、 Bi_3 TiTaO9 (Tc=1143K) などが候補となる。さらに、見かけの抗電界の温度変化率が、不揮発性半導体記憶装置の動作保証温度の範囲において0.3%/C以下となること、結晶化のし易さ、大きな自発分極の得られる可能性を考慮にいれると、 Bi_3 TiNbO9、 Bi_3 TiTaO9 をキャパシタの強誘電体材料として用いるのが望ましい。

[0024]

よって、上記第1の実施の形態における不揮発性半導体記憶装置では、 Bi_3 $TiTaO_9$ をキャパシタの強誘電体材料として用いている。そのため、強誘電体の温度上昇(例えば室温25℃から80℃への上昇)にともなう抗電界の変化を10%以内に抑えることができる。よって、不揮発性半導体記憶装置の設計裕度が小さくなり、高集積、強誘電体不揮発性記憶装置が実現される。

[0025]

次に、上記第1の実施の形態で説明した不揮発性半導体記憶装置の製造方法を、図2〜図4の製造工程断面図によって説明する。なお、各図面の括弧内の番号は通し番号で記載した。

[0026]

図2の(1)に示すように、選択酸化法を用いて、半導体基板(例えばp型シリコン基板)11上に素子分離酸化膜12を形成した後、上記半導体基板11を800℃に加熱し、窒素ガスで希釈した酸素ガスにさらすことによって、半導体

基板11の露出表面に酸化シリコン膜を例えば1.5 n mの厚さに形成し、さら に減圧CVD法によって、窒化シリコン膜を例えば2 n mの厚さに形成して、ゲート絶縁膜13とする。

[0027]

次にゲート電極薄膜、窒化チタン薄膜を成膜して電極形成膜を形成する。その後、塗付技術によってフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜をゲート電極パターン形状にパターニングする。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記電極形成膜をエッチングして、ゲート電極14を形成する。さらに上記フォトレジスト膜と素子分離酸化膜12をマスクに用いたイオン注入によって、不純物(例えばヒ素)を半導体基板11中に導入してソース領域15およびドレイン領域16を形成する。その後、フォトレジスト膜を除去する。

[0028]

次に、CVD法によって、上記半導体基板11上に酸化シリコン膜を例えば700nmの厚さに堆積して第1の層間絶縁膜17を形成する。この第1の層間絶縁膜17の成膜時における基板温度は例えば400℃に設定した。次いで、ドレイン領域16を露出させるコンタクトホール18およびこのコンタクトホール18に連続する接続パターン溝19を形成する。

[0029]

さらにコンタクトホール18内および接続パターン溝19内を埋め込むようにポリシリコンを例えば600nmの厚さに堆積した後、例えば850℃の窒素中で30分間の熱処理を施す。その後、例えばCMP(化学的機械研磨)によって、第1の層間絶縁膜17上の余剰なポリシリコン膜を除去して、コンタクトホール18内にプラグ20を形成するとともに接続パターン溝19内に導電性パターン21を形成する。なお、図面に示すように、導電性パターン21の導電性を改善するために、上記導電性パターン21の上層部にシリサイド化処理を施してシリサイド層41を形成してもよい。

[0030]

その後、半導体基板11の洗浄処理を行う。そして上記半導体基板11を加熱する、もしくは減圧雰囲気にさらすことによって、脱水処理を施した後、例えばスパッタリングによって、チタン(Ti)薄膜(図示せず)を、例えば20nmの厚さに成膜し、続いて窒化チタン(TiN)薄膜を、例えば50nmの厚さに成膜して、バリア層22を形成する。さらに白金(Pt)薄膜からなる下部電極薄膜23を、例えば200nmの厚さに成膜する。

[0031]

上記各膜の成膜条件の一例としては、基板温度を、チタン(Ti)薄膜の成膜時には例えば200℃、窒化チタン(TiN)薄膜の成膜時には例えば25℃、白金薄膜の成膜時には例えば400℃に設定し、成膜雰囲気の圧力はいずれの場合も例えば0.53 Paに設定し、DCパワーを2k Wに設定した。上記各薄膜は、必要に応じて、400℃~700℃の窒素雰囲気中で1時間の熱処理を施し、安定な下部電極薄膜23に形成する。

[0032]

次に、図2の(2)に示すように、回転塗布法によって、Bi₃ TiTaO₉ 前駆体薄膜を成膜する。下部電極薄膜23を形成するまでの工程が施された上記半導体基板11上に、Bi、Ti、Nbの元素をBi₃ TiTaO₉ の化学量論組成と比較し、Biを1%~1.5%過剰に含む有機金属溶液の塗布、乾燥、RTA処理からなる一連の工程を1回もしくは複数回行い、また必要に応じてオゾンを用いた500℃以下の低温での酸化処理を行って前駆体(酸化物)薄膜を形成する。次いで、500℃~750℃の所定温度の酸化性もしくは中性の雰囲気中で、上記前駆体(酸化物)薄膜の結晶化処理を行う。その結果、上記下部電極薄膜23上に膜厚が80nm~120nmのBi₃ TiTaO₉ 薄膜からなる強誘電体薄膜24を形成する。

[0033]

上記強誘電体薄膜 24 は、強誘電体 - 常誘電体相転移点が 800 $^{\circ}$ 以上の金属酸化物として、層状構造を有する金属酸化物もしくは Sr_2 Nb_2 O_7 構造を有する金属酸化物であれば、 Bi_3 TiTaO_9 に限定されない。

[0034]

次に、スパッタリングによって、上記強誘電体薄膜24上に白金薄膜からなる上部電極薄膜25を形成する。この白金薄膜の成膜条件の一例としては、基板温度を25℃~400℃の所定の温度に設定し、成膜雰囲気の圧力を例えば0.53Paに設定し、DCパワーを例えば2kWに設定する。必要に応じて、550℃~700℃の窒素雰囲気中もしくは酸素と窒素との混合雰囲気中で30分~1時間の熱処理を施し、強誘電体薄膜24、上部電極薄膜25の結晶性を改善する

[0035]

次に、図3の(3)に示すように、塗付技術によって、上部電極薄膜25上にフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜をキャパシタパターン形状にパターニングする。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記上部電極薄膜25からバリア層22までをエッチングして、下部電極薄膜23からなる下部電極31、強誘電体薄膜24および上部電極薄膜25からなる上部電極32で構成されるキャパシタ30を形成する。その後、フォトレジスト膜を除去する。

[0036]

なお、上記フォトレジスト膜の代わりにハードマスクを用いてもよい。マスク膜を除去した後、必要に応じて、550℃~700℃の窒素雰囲気中もしくは酸素と窒素との混合雰囲気中で30分~1時間の熱処理を施し、強誘電体薄膜24の結晶性を改善する。

[0037]

[0038]

その後、塗付技術によって、第2の層間絶縁膜35上にフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によ

って、フォトレジスト膜にキャパシタ30の上部電極32に達する接続孔を形成するための開口パターンを形成する。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記層間絶縁膜35をドライエッチングして、上部電極32に達する接続孔36を形成する。その後、上記フォトレジスト膜を除去する。

[0039]

次に、図4の(5)に示すように、上記接続孔36を埋め込む状態に第2の層間絶縁膜35上に、配線金属膜を例えばアルミニウムもしくはアルミニウム合金を堆積して形成した後、上記配線金属膜をパターニングして、接続孔36より上部電極32に接続する配線37を形成する。

[0040]

次に、第2の層間絶縁膜35上に配線37を覆う保護膜38を、例えば窒化シリコン膜を含む絶縁膜で形成する。その後、図示はしないが、フォトレジストを塗付し、リソグラフィー技術(露光、現像、ベーキング等)によって、配線取り出しパッド形状のフォトレジストパターンを形成する。次いで、このフォトレジストパターンをマスクに用いて、上記保護膜38をドライエッチングしてパッド(図示せず)を形成する。

[0041]

次に、本発明の不揮発性半導体記憶装置に係る第2の実施の形態として、Bi 3 TiNbO₉ をキャパシタの強誘電体材料として用いた不揮発性半導体記憶装 置を、図5の概略構成断面図によって説明する。

[0042]

図5に示すように、半導体基板(例えばp型シリコン基板)11上には素子形成領域を分離する素子分離酸化膜12が形成されている。上記半導体基板11の素子形成領域には、例えば厚さが1.5 nmの酸化シリコン膜と例えば厚さが2nmの窒化シリコン膜からなるゲート絶縁膜13が形成されている。

[0043]

上記ゲート絶縁膜13上にはゲート電極14が形成されている。さらにゲート電極14の一方側の半導体基板11にはソース領域15が形成され、他方側の半

導体基板11にはドレイン領域16が形成されている。このように、トランジスタTrが構成されている。

[0044]

上記半導体基板11上にはトランジスタTrを覆う第1の層間絶縁膜17が例えば酸化シリコン膜を700nmの厚さに堆積して形成されている。この第1の層間絶縁膜17には、ドレイン領域16に通じるコンタクトホール18が形成されている。このコンタクトホール18内にはポリシリコンからなるプラグ20が形成されている。なお、図面に示すように、上記プラグ20の上面側にはシリサイド層41が形成されていてもよい。

[0045]

上記半導体基板11上には、上記プラグ20に接続するバリア層22が形成されている。このバリア層22は、一例として、20nmの厚さに成膜した窒化チタン(TiN)膜とその上に50nmの厚さに成膜したイリジウム(Ir)薄膜とからなる。さらに、バリア層22上には、白金(Pt)薄膜からなる下部電極31が、例えば200nmの厚さに形成されている。

[0046]

上記下部電極 3 1 上には、例えば膜厚が 8 0 n m \sim 1 2 0 n m o B i $_3$ T i N b O_9 薄膜からなる強誘電体薄膜 2 4 が形成されている。この強誘電体薄膜 2 4 は、強誘電体 - 常誘電体相転移点が 8 0 0 $\mathbb C$ 以上の金属酸化物として、層状構造を有する金属酸化物もしくは S r $_2$ N b $_2$ O $_7$ 構造を有する金属酸化物であれば、 B i $_3$ T i N b O $_9$ に限定されない。

[0047]

さらに、上記強誘電体薄膜24上には、イリジウム薄膜からなる上部電極薄膜25が形成されている。上記のごとくに、キャパシタ30は、下部電極31、強誘電体薄膜24および上部電極32で構成されている。

[0048]

さらに上記キャパシタ30を覆う状態に、酸化シリコン膜を例えば200nm の厚さに堆積した第2の層間絶縁膜35が形成されている。この第2の層間絶縁 膜35には、上部電極32に達する接続孔36が形成されている。上記第2の層 間絶縁膜35上には、接続孔36を通じて上部電極32に接続する配線37が、 例えばアルミニウムもしくはアルミニウム合金で形成されている。上記第2の層 間絶縁膜35上には配線37を覆う保護膜38が形成され、その保護膜38には パッド(図示せず)が形成されている。

[0049]

よって、上記第2の実施の形態における不揮発性半導体記憶装置では、 Bi_3 $TiNbO_9$ をキャパシタの強誘電体材料として用いている。そのため、強誘電体の温度上昇(例えば室温25℃から80℃への上昇)にともなう抗電界の変化を10%以内に抑えることができる。よって、不揮発性半導体記憶装置の設計裕度が小さくなり、高集積、強誘電体不揮発性記憶装置が実現される。

[0050]

次に、上記第2の実施の形態で説明した不揮発性半導体記憶装置の製造方法を、図6~図8の製造工程断面図によって説明する。なお、各図面の括弧内の番号は通し番号で記載した。

[0051]

図6の(1)に示すように、選択酸化法を用いて、半導体基板(例えばp型シリコン基板)11上に素子分離酸化膜12を形成した後、上記半導体基板11を800℃に加熱し、窒素ガスで希釈した酸素ガスにさらすことによって、半導体基板11の露出表面に酸化シリコン膜を例えば1.5 n mの厚さに形成し、さらに減圧CVD法によって、窒化シリコン膜を例えば2nmの厚さに形成して、ゲート絶縁膜13とする。

[0052]

次にゲート電極薄膜、窒化チタン薄膜を成膜して電極形成膜を形成する。その後、塗付技術によってフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜をゲート電極パターン形状にパターニングする。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記電極形成膜をエッチングして、ゲート電極14を形成する。さらに上記フォトレジスト膜と素子分離酸化膜12をマスクに用いたイオン注入によって、不純物(例えばヒ素)を半導体基板11中に導入

してソース領域15およびドレイン領域16を形成する。その後、フォトレジスト膜を除去する。

[0053]

次に、CVD法によって、上記半導体基板11上に酸化シリコン膜を例えば700nmの厚さに堆積して第1の層間絶縁膜17を形成する。この第1の層間絶縁膜17の成膜時における基板温度は例えば400℃に設定した。次いで、ドレイン領域16を露出させるコンタクトホール18を形成する。

[0054]

さらにコンタクトホール18内を埋め込むようにポリシリコンを例えば600 nmの厚さに堆積した後、例えば850℃の窒素中で30分間の熱処理を施す。 その後、例えばCMP(化学的機械研磨)によって、第1の層間絶縁膜17上の 余剰なポリシリコン膜を除去して、コンタクトホール18内にプラグ20を形成 する。なお、プラグ20の導電性を改善するために、上記プラグ20の上面側に シリサイド化処理を施してシリサイド層41を形成してもよい。

[0055]

その後、半導体基板11の洗浄処理を行う。そして上記半導体基板11を加熱する、もしくは減圧雰囲気にさらすことによって、脱水処理を施した後、例えばスパッタリングによって、窒化チタン(TiN)薄膜を、例えば20nmの厚さに成膜し、次いで、イリジウム(Ir)薄膜を、例えば50nmの厚さに成膜して、バリア層22を形成する。さらに、白金(Pt)薄膜からなる下部電極薄膜23を、例えば200nmの厚さに成膜する。

[0056]

上記各膜の成膜条件の一例としては、基板温度を、窒化チタン (TiN) 薄膜の成膜時には例えば25℃、イリジウム(Ir) 薄膜22の成膜時には例えば400℃、白金(Pt) 薄膜23の成膜時には例えば400℃に設定し、成膜雰囲気の圧力はいずれの場合も例えば0.53Paに設定し、DCパワーを2kWに設定した。上記各薄膜は、必要に応じて、400℃~700℃の酸素窒素混合雰囲気中で1時間の熱処理を施し、安定な下部電極薄膜23に形成する。

[0057]

次に、図6の(2)に示すように、回転塗布法によって、Bi₃ TiNbO₉ 前駆体薄膜を成膜する。Bi、Ti、Nbの元素をBi₃ TiNbO₉ の化学量 論組成と比較し、Biを1%~1.5%過剰に含む有機金属溶液を、下部電極薄膜23を形成するまでの工程が施された上記半導体基板11上に、有機金属溶液の塗布、乾燥、RTA処理からなる一連の工程を1回もしくは複数回行い、また必要に応じてオゾンを用いた500℃以下の低温での酸化処理を行って前駆体(酸化物)薄膜を形成する。次いで、500℃~750℃の所定温度の酸化性もしくは中性の雰囲気中で、上記前駆体(酸化物)薄膜の結晶化処理を行う。その結果、上記下部電極薄膜23上に膜厚が80nm~120nmのBi₃ TiNbO q 薄膜からなる強誘電体薄膜24を形成する。

[0058]

上記強誘電体薄膜 24 は、強誘電体 - 常誘電体相転移点が 800 \mathbb{C} 以上の金属酸化物として、層状構造を有する金属酸化物もしくは Sr_2 Nb_2 O_7 構造を有する金属酸化物であれば、 Bi_3 Ti Nb O_9 に限定されない。

[0059]

[0060]

次に、図7の(3)に示すように、塗付技術によって、イリジウム薄膜25上にフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜をキャパシタパターン形状にパターニングする。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記上部電極薄膜25からバリア層22までをエッチングして、下部電極薄膜23からなる下部電極31、強誘電体薄膜24および上部電極薄膜

25からなる上部電極32で構成されるキャパシタ30を形成する。その後、フ オトレジスト膜を除去する。

[0061]

なお、上記フォトレジスト膜の代わりにハードマスクを用いてもよい。マスク膜を除去した後、必要に応じて、550℃~700℃の窒素雰囲気中もしくは酸素と窒素との混合雰囲気中で30分~1時間の熱処理を施し、強誘電体薄膜24の結晶性を改善する。

[0062]

次に、図7の(4)に示すように、CVD法によって、上記キャパシタ30を 覆う状態に、酸化シリコン膜を例えば200nmの厚さに堆積して第1の層間絶 縁膜17上に第2の層間絶縁膜35を形成する。この第2の層間絶縁膜35の成 膜時における基板温度は例えば400℃に設定した。

[0063]

その後、塗付技術によって、第2の層間絶縁膜35上にフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜にキャパシタ30の上部電極32に達する接続孔を形成するための開口パターンを形成する。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記層間絶縁膜35をドライエッチングして、上部電極32に達する接続孔36を形成する。その後、上記フォトレジスト膜を除去する。

[0064]

次に、図8の(5)に示すように、上記接続孔36を埋め込む状態に第2の層間絶縁膜35上に、配線金属膜を例えばアルミニウムもしくはアルミニウム合金を堆積して形成した後、上記配線金属膜をパターニングして、接続孔36より上部電極32に接続する配線37を形成する。

[0065]

次に、第2の層間絶縁膜35上に配線37を覆う保護膜38を、例えば窒化シリコン膜を含む絶縁膜で形成する。その後、図示はしないが、フォトレジストを塗付し、リソグラフィー技術(露光、現像、ベーキング等)によって、配線取り

出しパッド形状のフォトレジストパターンを形成する。次いで、このフォトレジストパターンをマスクに用いて、上記保護膜38をドライエッチングしてパッド (図示せず)を形成する。

[0066]

不揮発性半導体記憶装置において、抗電界の動作保証温度内での変化を最小限に抑えるように、複合キャパシタ構造を採ることによって、強誘電体薄膜を用いた高集積不揮発性記憶素子の設計裕度を小さくして、高集積、強誘電体不揮発性記憶装置を実現する。

[0067]

本発明の不揮発性半導体記憶装置に係る第3の実施の形態として、複合キャパシタ構造を採る不揮発性半導体記憶装置を、図9の概略構成断面図によって説明する。

[0068]

図9に示すように、半導体基板(例えばp型シリコン基板)11上には素子形成領域を分離する素子分離酸化膜12が形成されている。上記半導体基板11の素子形成領域には、例えば厚さが1.5 nmの酸化シリコン膜と例えば厚さが2nmの窒化シリコン膜からなるゲート絶縁膜13が形成されている。

[0069]

上記ゲート絶縁膜13上にはゲート電極14が形成されている。さらにゲート電極14の一方側の半導体基板11にはソース領域15が形成され、他方側の半導体基板11にはドレイン領域16が形成されている。このように、トランジスタTrが構成されている。

[0070]

上記半導体基板11上にはトランジスタTrを覆う第1の層間絶縁膜17が例えば酸化シリコン膜を700nmの厚さに堆積して形成されている。この第1の層間絶縁膜17には、ドレイン領域16に通じるコンタクトホール18およびこのコンタクトホール18に連続する接続パターン溝19が形成されている。このコンタクトホール18内にはポリシリコンからなるプラグ20が形成され、接続パターン溝19内にはポリシリコンからなる導電性パターン21が形成されてい

る。なお、図面に示すように、上記導電性パターン21の上面側にはシリサイド 層41が形成されていてもよい。

[0071]

上記半導体基板11上には、上記導電性パターン21に接続するバリア層22 が形成されている。このバリア層22は、一例として、20nmの厚さに成膜したチタン(Ti)膜とその上に50nmの厚さに成膜した窒化チタン(TiN) 薄膜とからなる。さらに、バリア層22上には、白金薄膜からなる下部電極31 が、例えば200nmの厚さに形成されている。

[0072]

上記下部電極31上には、例えば膜厚が60nm~120nmのSBT薄膜からなる強誘電体薄膜51、イリジウム薄膜からなる電極薄膜52、PNN薄膜からなる誘電体薄膜53、イリジウム薄膜からなる上部電極32が下層より順に形成されている。上記のごとくに、複合キャパシタ50は、下部電極31、強誘電体薄膜51、電極薄膜52、誘電体薄膜53および上部電極32で構成されている。

[0073]

上記強誘電体薄膜 5 1 には、Pb(Zr_x Ti $_{1-y}$)O $_3$ 、(ただし0. $1 \le x \le 0$. 8)で表されるPZT、またはPZTにLaもしくはNbを添加したもの、またはPZTのPbの一部をLa、もしくは(Zr, Ti)の一部をNbに置換したものがある。または、 $Sr_{1-x}Bi_{2+x}Ta_2$ O $_9$ (ただし0. $01 \le x \le 0$. 3)、 $Sr_{1-x}Bi_{2+x}Nb_2$ O $_9$ (ただし0. $01 \le x \le 0$. 3)、 $Sr_{1-x}Bi_{2+x}Nb_2$ O $_9$ (ただし0. $01 \le x \le 0$. 3)、 $Sr_{1-x}Bi_{2+x}Nb_2$ O $_9$ (ただし0. $01 \le x \le 0$. 3、0. $1 \le y \le 0$. 5)等がある。

[0074]

上記電極薄膜 5 2 には、金属もしくは導電性金属酸化物がある。例えば、イリジウム、白金、パラジウムのうちの1 種、またはイリジウム、白金、パラジウムのうちの少なくとも 2 種以上からなる合金もしくは層状構造体、または酸化イリジウム(1 r O_2)、酸化ルテニウムストロンチウム(1 r O_3)、酸化イリジウムストロンチウム(1 r O_3)等の金属伝導を示す酸化物導電体、ま

たは金属膜と酸化物膜との層状構造体を用いることができる。

[0076]

さらに上記複合キャパシタ50を覆う状態に、酸化シリコン膜を例えば200 nmの厚さに堆積した第2の層間絶縁膜35が形成されている。この第2の層間 絶縁膜35には、上部電極32に達する接続孔36が形成されている。上記第2 の層間絶縁膜35上には、接続孔36を通じて上部電極32に接続する配線37 が、例えばアルミニウムもしくはアルミニウム合金で形成されている。上記第2 の層間絶縁膜35上には配線37を覆う保護膜38が形成され、その保護膜38 にはパッド(図示せず)が形成されている。

[0077]

上記第3の実施の形態で説明した不揮発性半導体記憶装置では、キャパシタを 複合キャパシタ構造とすることによって、抗電界に係わる設計の裕度を下げてい る。このことによって、強誘電体を用いた高集積不揮発性記憶素子の設計裕度を 小さくし、高集積、強誘電体不揮発性記憶装置が実現される。

[0078]

複合キャパシタは、例えば、強誘電体キャパシタと、材料温度の上昇にともなって誘電率が減少する傾向を有する誘電率の温度依存性持つ誘電体薄膜を用いたキャパシタ(補償キャパシタ)とを直列に接続したものである。

[0079]

強誘電体キャパシタと補償キャパシタとの接続は、上記第3の実施の形態で説明したように、電極薄膜52が強誘電体キャパシタの電極と補償キャパシタの電

極とを兼ねる構成としたものの他に、強誘電体キャパシタの電極と補償キャパシタの電極とをキャパシタの電極とは別の導電性材料を用いて接続する構成であってもよい。

[0080]

上記複合キャパシタでは、キャパシタ温度の上昇とともに強誘電体キャパシタに印加される電圧を減少させることによって、抗電界の温度依存性が補償される。抗電界の温度依存性を補償することができる補償キャパシタ材料としては、例えばペロブスカイト構造(ABO_3)を有する強誘電体のB位置が二種の元素の混合体で構成された、Pb($M_{1/3}Nb_{2/3}$) O_3 〔ただしM=Co,Ni,Mg〕、Pb($M_{1/3}Ta_{2/3}$) O_3 〔ただしM=Co,Ni,Mg〕、Pb($Fe_{2/3}W_{1/3}$) O_3 がある。これらの物質は、常誘電相から強誘電相への相変化がデバイスの動作保証温度(例えばー40°)より十分に低温である、180 K ~ 80 K 近傍で起こり、デバイス保証温度では自発分極を持たず、誘電率の高い誘電体としての性質を持っている。

[0081]

そして、複合キャパシタに印加された電圧は、強誘電体キャパシタと補償キャパシタとに分配される。補償キャパシタに分配される電圧は、補償を効果的に行うことと、必要以上の電圧を配分しないので、デバイスの動作電圧を抑制することとのバランスによって決まる。

[0082]

例えば、強誘電体キャパシタとしてSBT薄膜を用いる場合には、補償キャパシタが強誘電体キャパシタと同様の形状を持つとすると、補償キャパシタに係る電圧がSBTのそれの0. 5程度であるためには、誘電率は500程度以上が必要である。また、例えば、強誘電体キャパシタとしてPZT薄膜を用いる場合には、さらに高い誘電率をもつ材料を補償キャパシタの薄膜材料として用いることが望ましい。

[0083]

以上のような種々の条件を考慮すると、補償キャパシタの誘電体材料として望ましいのは、Pb ($Ni_{1/3}Nb_{2/3}$) O_3 、Pb ($Co_{1/3}Nb_{2/3}$) O_3 である

---[-0-0 8-4-]

また、上記第3の実施の形態では、強誘電体薄膜51と誘電体薄膜53との間に電極薄膜52を形成したが、電極薄膜52を形成せずに、強誘電体薄膜51上に誘電体薄膜53を直接積層した構成としてもよい。電極薄膜52を形成しない構成では、不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘電率が減少する温度依存性を有する誘電体薄膜(誘電体薄膜53)と、動作保証温度範囲において強誘電性を示す強誘電体薄膜(強誘電体薄膜51)とが積層されたものとなり、この積層膜は強誘電性を示す薄膜となる。なお、下層に強誘電体薄膜51を形成し、上層に誘電体薄膜53を形成した構成としてもよい。

[0085]

次に、上記第3の実施の形態で説明した不揮発性半導体記憶装置の製造方法を、図10~図12の製造工程断面図によって説明する。なお、各図面の括弧内の番号は通し番号で記載した。

[0086]

図10の(1)に示すように、選択酸化法を用いて、半導体基板(例えばp型シリコン基板)11上に素子分離酸化膜12を形成した後、上記半導体基板11を800℃に加熱し、窒素ガスで希釈した酸素ガスにさらすことによって、半導体基板11の露出表面に酸化シリコン膜を例えば1.5 nmの厚さに形成し、さらに減圧CVD法によって、窒化シリコン膜を例えば2 nmの厚さに形成して、ゲート絶縁膜13とする。

[0087]

次にゲート電極薄膜、窒化チタン薄膜を成膜して電極形成膜を形成する。その後、塗付技術によってフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜をゲート電極パターン形状にパターニングする。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記電極形成膜をエッチングして、ゲート電極14を形成する。さらに上記フォトレジスト膜と素子分離酸化膜12をマスクに用いたイオン注入によって、不純物(例えばヒ素)を半導体基板11中に導入

してソース領域15およびドレイン領域16を形成する。その後、フォトレジスト膜を除去する。

[0088]

次に、CVD法によって、上記半導体基板11上に酸化シリコン膜を例えば700nmの厚さに堆積して第1の層間絶縁膜17を形成する。この第1の層間絶縁膜17の成膜時における基板温度は例えば400℃に設定した。次いで、ドレイン領域16を露出させるコンタクトホール18およびこのコンタクトホール18に連続する接続パターン溝19を形成する。

[0089]

さらにコンタクトホール18内および接続パターン溝19内を埋め込むようにポリシリコンを例えば600nmの厚さに堆積した後、例えば850℃の窒素中で30分間の熱処理を施す。その後、例えばCMP(化学的機械研磨)によって、第1の層間絶縁膜17上の余剰なポリシリコン膜を除去する。

[0090]

コンタクトホール18内にプラグ20を形成するとともに接続パターン溝19内に導電性パターン21を形成する。なお、導電性パターン21の導電性を改善するために、上記導電性パターン21の上面側にシリサイド化処理を施してシリサイド層41を形成してもよい。

[0091]

その後、半導体基板11の洗浄処理を行う。そして上記半導体基板11を加熱する、もしくは減圧雰囲気にさらすことによって、脱水処理を施した後、例えばスパッタリングによって、チタン(Ti)薄膜(図示せず)を、例えば20nmの厚さに成膜し、続いて窒化チタン(TiN)薄膜を、例えば50nmの厚さに成膜して、バリア層22を形成する。さらに白金(Pt)薄膜からなる下部電極薄膜23を、例えば200nmの厚さに成膜する。

[0092]

上記各膜の成膜条件の一例としては、基板温度を、チタン(Ti)薄膜の成膜 時には例えば200℃、窒化チタン(TiN)薄膜の成膜時には例えば25℃、 白金薄膜の成膜時には例えば400℃に設定し、成膜雰囲気の圧力はいずれの場 合も例えば0.53Paに設定し、DCパワーを2kWに設定した。上記各薄膜は、必要に応じて、400℃~700℃の窒素雰囲気中で1時間の熱処理を施し、安定な下部電極薄膜23に形成する。

[0093]

次に、図10の(2)に示すように、回転塗布法によって、Sェ欠損、Bi過剰SBT、Sェ_{0.8}Bi_{2.2}Ta₂ О₉ (SBT)前駆体薄膜を成膜する。Sェ、Bi、Taの元素をSBTの化学量論組成と比較し、Biを0.0%~5%過剰に含む有機金属溶液を、下部電極薄膜23を形成する工程が施された上記半導体基板11上に、有機金属溶液の塗布、乾燥、RTA処理からなる一連の工程を1回もしくは複数回行い、500℃~750℃の所定温度の酸化性もしくは中性の雰囲気中で、形成した前駆体薄膜の結晶化処理を行う。その結果、膜厚が60nm~120nmのSBT薄膜からなる強誘電体薄膜51を形成する。

[0094]

次に、スパッタリングによって、上記強誘電体薄膜 51 上にイリジウム薄膜からなる電極薄膜 52 を形成する。このイリジウム薄膜の成膜条件の一例としては、基板温度を25 \mathbb{C} \sim 400 \mathbb{C} の所定の温度に設定し、成膜雰囲気を例えば 0 . 53 \mathbb{P} a のアルゴン雰囲気に設定し、D \mathbb{C} $\mathbb{C$

[0095]

次に、回転塗布法によって、Pb(Ni_{1/3}Nb_{2/3})O₃(PNN)前駆体薄膜を成膜する。Pb、Ni、Nbの元素をPNNの化学量論組成と比較し、Pbを3%~15%過剰に含む有機金属溶液を、電極薄膜52を形成する工程が施された上記半導体基板11上に、有機金属溶液の塗布、乾燥、RTA処理からなる一連の工程を1回もしくは複数回行い、500℃~750℃の所定温度の酸化性もしくは中性の雰囲気中で、形成した前駆体薄膜の結晶化処理を行う。その結果、PNN薄膜からなる誘電体薄膜53を形成する。

[0096]

次に、スパッタリングによって、上記誘電体薄膜 5 3 上にイリジウム薄膜からなる上部電極薄膜 2 5 を形成する。このイリジウム薄膜の成膜条件の一例としては、基板温度を 2 5 \mathbb{C} \sim 4 0 0 \mathbb{C} の所定の温度に設定し、成膜雰囲気を圧力が例えば 0. 5 3 \mathbb{P} a のアルゴン雰囲気に設定し、DCパワーを例えば 2 k Wに設定する。必要に応じて、4 5 0 \mathbb{C} \sim 7 0 0 \mathbb{C} の窒素雰囲気中で 1 時間の熱処理を施し、誘電体薄膜 5 1 、5 3 (SBT薄膜、PNN薄膜)、電極薄膜 5 2 の結晶性を改善する。

[0097]

次に、図11の(3)に示すように、塗付技術によって、上部電極薄膜25上にフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露光、現像、ベーキング等)によって、フォトレジスト膜をキャパシタパターン形状にパターニングする。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記上部電極薄膜25からバリア層22までをエッチングして、下部電極薄膜23からなる下部電極31、強誘電体薄膜51、電極薄膜52、誘電体薄膜53および上部電極薄膜25からなる上部電極32で構成される複合キャパシタ50を形成する。その後、フォトレジスト膜を除去する。

[0098]

なお、上記フォトレジスト膜の代わりにハードマスクを用いてもよい。マスク膜を除去した後、必要に応じて、450℃~700℃の窒素雰囲気中もしくは酸素と窒素との混合雰囲気中で30分~1時間の熱処理を施し、SBT薄膜、PNN薄膜の結晶性を改善する。

[0099]

次に、CVD法によって、上記キャパシタ 5 0 を覆う状態に、酸化シリコン膜を例えば200nmの厚さに堆積して第1の層間絶縁膜17上に第2の層間絶縁膜35を形成する。この第2の層間絶縁膜35の成膜時における基板温度は例えば400℃に設定した。

[0100]

その後、図12の(4)に示すように、塗付技術によって、第2の層間絶縁膜35上にフォトレジスト膜(図示せず)を形成した後、リソグラフィー技術(露

光、現像、ベーキング等)によって、フォトレジスト膜にキャパシタ50の上部電極32に達する接続孔を形成するための開口パターンを形成する。次いで、パターニングされたフォトレジスト膜をエッチングマスクに用いて、上記層間絶縁膜35をドライエッチングして、上部電極32に達する接続孔36を形成する。その後、上記フォトレジスト膜を除去する。

[0101]

次に、上記接続孔36を埋め込む状態に第2の層間絶縁膜35上に、配線金属膜を例えばアルミニウムもしくはアルミニウム合金を堆積して形成した後、上記配線金属膜をパターニングして、接続孔36より上部電極32に接続する配線37を形成する。

[0102]

次に、第2の層間絶縁膜35上に配線37を覆う保護膜38を、例えば窒化シリコン膜を含む絶縁膜で形成する。その後、図示はしないが、フォトレジストを塗付し、リソグラフィー技術(露光、現像、ベーキング等)によって、配線取り出しパッド形状のフォトレジストパターンを形成する。次いで、このフォトレジストパターンをマスクに用いて、上記保護膜38をドライエッチングしてパッド(図示せず)を形成する。

[0103]

上記第3の実施の形態では、強誘電体薄膜51と誘電体薄膜53との間に電極薄膜52を形成したが、電極薄膜52を形成せずに、強誘電体薄膜51上に誘電体薄膜53を直接積層してもよい。この場合には、不揮発性半導体記憶装置の動作保証温度範囲において温度上昇とともに誘電率が減少する温度依存性を有する誘電体薄膜(誘電体薄膜53)と、動作保証温度範囲において強誘電性を示す強誘電体薄膜(強誘電体薄膜51)とが積層されたものとなり、この積層膜は強誘電性を示す薄膜となる。なお、下層に誘電体薄膜53を形成し、上層に強誘電体薄膜51を形成してもよい。

[0104]

上記各実施の形態で説明した上部電極薄膜、下部電極薄膜、キャパシタ接続用 の電極薄膜等には、イリジウム、白金、パラジウムのうちの1種、またはイリジ ウム、白金、パラジウムのうちの少なくとも2種以上からなる合金もしくは層状構造膜、または酸化イリジウム(IrO_2)、酸化ルテニウムストロンチウム($SrRuO_3$)、酸化イリジウムストロンチウム($SrIrO_3$)等の金属伝導を示す酸化物導電体、または金属膜と酸化物膜との層状構造膜を用いることができる。それらの材料の成膜方法は、スパッタリングによって成膜する際のターゲットの材質や成膜条件の変更によって行うことが可能である。上記変更にともない、熱処理条件も変更することが必要になる。

[0105]

また、補償キャパシタと強誘電体キャパシタ薄膜の組み合わせは、上記実施の 形態で説明した組み合わせに限定されることはなく、例えば補償キャパシタと強 誘電体キャパシタ薄膜の成膜順序は、ここで述べた実施の形態と逆であってもよ い。この順序は、それぞれの膜に施す熱処理温度の高低によって、またはデバイ スの駆動方法によって、決定される。

[0106]

【発明の効果】

以上、説明したように本発明の不揮発性半導体記憶装置によれば、抗電界の動作保証温度内での変化を最小限に抑えることによって、不揮発性半導体記憶装置の抗電界に係わる設計裕度を下げることができる。このことにより、高集積不揮発性半導体記憶装置の設計裕度を小さくすることができるので、設計裕度の基準のより厳しい強誘電体不揮発性記憶装置、すなわち、高集積の強誘電体不揮発性記憶装置を実現することができる。

【図面の簡単な説明】

【図1】

本発明の不揮発性半導体記憶装置に係る第1の実施の形態を示す概略構成断面 図である。

【図2】

第1の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工程断面図(1)、(2)である。

【図3】

第1の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工程断面図(3)、(4)である。

【図4】

第1の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工 程断面図(5)である。

【図5】

本発明の不揮発性半導体記憶装置に係る第2の実施の形態を示す概略構成断面 図である。

【図6】

第2の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工程断面図(1)、(2)である。

【図7】

第2の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工程断面図(3)、(4)である。

【図8】

第2の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工程断面図(5)である。

【図9】

本発明の不揮発性半導体記憶装置に係る第3の実施の形態を示す概略構成断面 図である。

【図10】

第3の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工 程断面図(1)、(2)である。

【図11】

第3の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示すの製造 工程断面図(3)である。

【図12】


第3の実施の形態で説明した不揮発性半導体記憶装置の製造方法を示す製造工程断面図(4)である。

【符号の説明】


24…強誘電体薄膜、30…キャパシタ


【書類名】 図面

【図1】





【図2】






【図3】







【図4】




【図5】





【図6】






【図7】







【図8】




【図9】




【図10】






【図11】





【図12】



【書類名】

要約書

【要約】 ---

【課題】 不揮発性半導体記憶装置において、設計余裕を確保することによるデバイス設計の自由度の制限を外して高集積メモリデバイスを実現する。

【解決手段】 強誘電体薄膜24を用いたキャパシタ30を備えた不揮発性半導体記憶装置において、キャパシタ30への印加電圧としてみたとき、不揮発性半導体記憶装置の動作保証限界温度における見かけの抗電界値は、所定温度での抗電界値における不揮発性半導体記憶装置の設計裕度の範囲内にあるもので、例えば、強誘電体薄膜24に強誘電体一常誘電体相転移点が800℃以上の金属酸化物として層状構造を有する金属酸化物を用いる。

【選択図】

図 1



認定・付加情報

特許出願の番号

特願2000-110139

受付番号

50000460373

書類名

特許願

担当官

第五担当上席

0094

作成日

平成12年 5月12日

<認定情報・付加情報>

【提出日】

平成12年 4月12日



識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社